Code: Alles auswählen
Schaltnetze
Schaltwerke
Komplexe Schaltwerke
Aufbau komplexer Schaltwerke
Schaltnetze
Boolesche Algebra
Definition der Booleschen Algebra
Schaltalgebra, ein Modell der Boolscheschen Algebra
Schaltfunktionen
Definition
Darstellung
Minimierung
Analyse von Schaltnetzen
Synthese von Schaltnetzen
Kodierer
Schaltnetzentwurf für 8421-BCD- zu Siebensegmentumsetzung
Schaltnetzentwurf für einen Addresscodierer
Multiplexer
Komperatoren
Addierglieder
Halbaddierer
Volladdierer
Paralleladdierer
ALU
Addierer/Subtrahierer
Zahlendarstellung und Zweierkomplement
Schaltnetze mit Programmierbaren Bausteien
ROM
PROM
EPROM
EEPROM
PLA
PAL
GAL
Schaltwerke
Implementierung von Schaltwerken
Modelle für Schaltwerke
Aufbau komplexer Schaltwerke
Speicherglieder
Transformation Mealy und Moore
Konstruktionsregeln für Operationswerke
Entwurf des Steuwerks
Komplexe Schaltwerke
Entwurf komplexer Schaltwerke
Aufbau komplexer Schaltwerke
RTL-Notation
ASM-Diagramme
Komplexes Schaltwerk und Mikroprozessor
Beispiel 1en Zähler
Moore Steuerwerk als konventionelles Schaltwerk
Mealy Steuerwerk als konventielles Schalwerk
Konstruktionsregeln für Operations
Lösung mit Komplexen Moore Steuerwerk
Moore Steuerwerk mit Hot One Kodierung
Lösung mit Komplexen Mealy Steuwerk
Mealy Steuerwerk mit Hot One Kodierung
Mikrorpgrammierte Steuerwerk
Komplexes Schaltwerk und Mikroprozessor
Entwurf
Stapelzeiger
Unterprogramme
Unterbrechungen/Interrupts
Interne und Externe Busse
Rechenwerk
Daten und ADdressregister
Datenpfade
Schiebemultiplexer
Arithmetische Operationsn
Logische Operationen
Status Flags
Leitwerk
Mikroprogrammierung
Mikrobefehlsformate
Definition Schaltnetz: Schaltnetze sind elektronische Schaltungen, die Spannungen als logische Variablen 0 und 1 interpretieren
DIN44300/93
Schaltalgebra/Boolesche Algebra
Schaltfunktion, Vektorfunktion
Eingangsvariablen x1, x2, ..., xn
Eingangs und Ausgangsvektor
f:{0,1}^n -> {0,1}^m
Eingangsvektor
Schaltnetz
Ausgangsvektor
Eingangsvariablen
Schaltalgebra ein Modell der Booleschen Algebra
Boolesche Algebra ist eine algebraische Struktur
Schaltalgebra ist boolesche Algebra über der Menge B={0,1}
Schaltfunktion
DIN44300/87
Schaltglied, Verknüpfung
Schaltalgebra
Verknüpfung: wedge, vee
Menge, B={0,1}
Es gelten die Gesetze der Boolesche Algebra
Boolesche Algebra
Assoziativ
Kommutativ
Distributiv
Absorbtion
De Morgan
Neutrale Elemente
Inverse Elemente
Verknüfungen
AND: Konjunktion
OR: Disjunktion
Invers
Komplement
Äquivalenz
Antivalenz
Inhibition
Transfer
Implikation
Eins
Null
Schaltplan, Schaltfunktion
Funktionsgleicung
Schaltzeichen
Wahrheitstabelle
KV-Diagramm
Quine Mc Cluskey, Primiplikantentafel, usw.
Schaltnetz: DIN44300/93
Schaltfunktion: DIN44300/87
Grundverknüpfung, rechenelemente: DIN40700
Kodierer: Kodier ordnen jedem Zeichen eines Zeichenvorrats ein Zeichen eines anderen Zeichenvorrats zu
Kodierer: DIN44300/118
Dekodierer: DIN44300/121
Dekodierer: Kodierer mit mehreren Ein und Ausgängen bei denen für jedes Zeichen am Eingang, immer nur ein Signal am Ausgang 1 trägt
Addierer, Volladdierer
S = (A XOR B XOR C)
U = (A AND B) OR (A OR B) AND C
PLHS18P8
Datenleitung
Addressleitung
Wortleitung
Zeilenleitung
Spaltenleitung
X-Dekoder
Y-Dekoder
Code: Alles auswählen
Addierglieder, Komperatoren, Addierglieder, Komperatoren, Addierglieder, Komperatoren, Addierglieder, Komperatoren, Addierglieder, Komperatoren, Addierglieder, Komperatoren
Modelle für Schaltwerke
Implementierung von Schaltwerken
Modelle für Schaltwerke
Implementierung von Schaltwerken
Modelle für Schaltwerke
Implementierung von Schaltwern
Synthese von Schaltwerken - das weiss ich eigentlich, war gerade weg
Analyse von Schaltwerken
Synthese von Schaltwerken
Analyse von Schaltwerken
Synthese von Schaltwerken
Analyse von Schaltwerken
Modelle für Schaltwerke
Implementierung von Schaltwerken
Synthese von Schaltwerken
Analyse von Schaltwerken
Modelle für Schaltwerke
Implementierung von Schaltwerken
Synthese von Schaltwerken
Analyse von Schaltwerken
Modelle für Schaltwerken
Implementierung von Schaltwerken
Synthese von Schaltwerken
Analyse von Schaltwerken
Modelle für Schaltwerke
Implementierung von Schaltwerken
Systhesen von Schaltwerken
Analyse von Schaltwerken
Komplexes Schaltwerk und Mikroprozessor
Komplexes Schaltwerk und Mikroprozessor
Komplexes Schaltwerk und Mikroprozessor
Komplexes Schaltwerk und Mikroprozessor
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Speicherglieder
Speicherglieder
Speicherglieder
Speicherglieder
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Implementierung von Schaltwerken
Modelle für Schaltwerke
Synthese von Schaltwerken
Analyse von Schaltwerken
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Implementierung von Schaltwerken
Modelle für Schaltwerke
Synthese von Schaltwerken
Analyse von Schaltwerken
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Transformation Mealy und Moore Automat
Schaltwerke mit Binärcodierten Zustand
Transformation Mealy und Moore Automat
Schaltwerke mit Binärkodierten Zustand
Transformation Mealy und Moore Automat
schaltwerke mit Binärcodierten Zustand
Modelle für Schaltwerke
Implementierung von Schaltwerken
Synthese von Schaltwerken
Analyse von Schaltwerken
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Transformation Mealy und Moore Automat
Schaltwerke mit Binärcodierten Zustand
Modelle für Schaltwerke
Implementierung von Schaltwerken
Synthese von Schaltwerken
Analyse von Schaltwerken
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Transformation Mealy und Moore Automat
Schaltwerke mit Binärcodierten Zustand
Entwurf von Schaltwerken
Aufbau komplexer Schaltwerke
Entwurf von Schaltwerken
Aufbau komplexer Schaltwerke
ASM-Diagramme
Zustandsboxen
Entscheidungsboxen
Bedingte Ausgangsboxen
ASM-Block
Das weiss ich
Zustandsboxen
Entscheidungsboxen
Bedingte Ausgangsboxen
ASM-Block
Zustandsboxen
bedingte Ausgangsboxen
Entscheidungsboxen
ASM-Block
Konstruktionsregeln für Operationswerke
Entwurf des Steuerwerks
Konstruktionsregeln für Operationswerke
Entwurf des Steuerwerks
Konstruktionsregeln für Operationswerke
Entwurf des Steuerwerks
Konstruktionsregeln für Operationswerke
Entwurf des Steuerwerks
Interne und Externe Busse
Interne und Externe busse
Interne und Externe Busse
Interne und Externe Busse
Komponenten eines computers
Rechenwerk
Leitwerk
Speicher
Ein und Ausgaben
Komponnetne eines Computers
Rechenwrek
Leitwerk
Speicher
ein und Ausgabe
Komponenten eines computers
Rechenwerk
Leitwerk
Speicher
Ein und Ausgabe
Prozessorregister
Prozessorregister
Prozessorregister
Prozessoregister
Interne und Externe Busse
Prozessorregsiter
Anwendung des Stapelzeigers
Interne und Externe Busse
Prozessoregister
Anwendung des Stapelzeigers
Interne und Externe Busse
Prozessoregsiter
Anwendung des Stapelzeigers
Code: Alles auswählen
Schaltnetze
Schaltwerke
Komplexe Schaltwerke
Aufbau und Funktionsweise eines Computers
Schaltnetze
Boolesche Algebra
Definition der Booleschen Algebra
Schaltalgebra ein Modell der Booleschen Algebra
Schaltfunktion
Definition
Darstellung
Minimierung
Analyse von Schaltnetzen
Synthese von Schaltnetzen
Codierer
Schaltnetzentwurf für die 8421-BCD zu Siebensegmentumsetzung
Schaltnetzentwurf für einen Addresskodierer
Komperatoren
Addierglieder
Halbaddierer
Volladdierer
Paralleladdierer
Multiplexer
ALU
Zahlendarstellung und Zweierkomplement
Addierer/Subtrahierer
Schaltnetze mir Programmierbaren Baustein
ROM
PROM
EPROM
PLA
PAL
GAL
Schaltwerke
Implementierung von Schaltwerken
Modelle für Schaltwerke
Synthese von Schaltwerken
Analyse von Schaltwerken
Komplexes Schaltwerk und Mikroprozessor
Speicherglieder
Transformation Mealy und Moore Automat
Schaltwerke mit Binärcodierten Zustand
Komplexes Schaltwerk
Entwurf von Schaltwerken
Aufbau komplexer Schaltwerke
RTL-Notation
ASM-Diagramme
Zustandsboxen
Entscheidungsboxen
Bedingte Ausgangsboxen
ASM-Block
Konstruktionsregeln für Operationswerke
Entwurf des Steuerwerks Steuerwerk
Beispiel 1en Zähler
Lösung mit komplexen Moore Schaltwerk
Lösung mit komplexem Mealy Schaltwerk
Konstruktionsregeln für Operationswerk
Mealy Steuerwerk als konventienelles schaltwwerk
Mealy Steuerwerk mit Hot One Kodierung
Moore Steuwerk als konventielles Schaltwerk
Moore Steuerwerk mit HotOne Kodierung
Mikroprogrammierte Steuerwerk
Komplexes Schaltwerk und Mikroprozessor
Erweiterung komplexer Schaltwerke
Komponenten eines Computers
Rechenwerk
Leitwerk
Speicher
Ein und Ausgaben
Prozessorregister
Interne und Externe Busse
Anwednung des Stapelzeigers
Unterprogramme
Unterbrechungen Interrupts
Leitwerk
Rechenwerk
Daten und Addressregister
Datenpfade
Schiebemultiplexer
Arithmetische Operationen
Logische Operationen
Statusflags
Leitwerk
Mikroprogrammierung
MikrobefehlsformatSo, jetzt schreibe ich den nächsten Teil auswendig auf, das schaltwerke, mit Ampel und so - vorher mache ich allerdings eine Pause.
So, jetzt schreibe ich den nächsten Teil auswendig auf - danach gehe in den Wald - dann mache ich eine grössere Pause und dann mache die Aufgaben, u.a. die mit dem Transistor als Verstärker
Code: Alles auswählen
Schaltwerk arbeitet in Schritten
Gerichtete Kante
Knoten des Graphen
Knoten des Graphen sind die Zustände des Schaltwerks
Eingabe i
Ausgabe o
i/o
* steht für beliebige Eingabe
Eingabe: Knopf
Ausgabe: Signal, Farbe, wert: (0 rot, 1 grün)
Eine Ampel steht normalerweise auf Rot. Drückt man den Knopf geht sie auf grün. Verbleibt dort für 3s und wechselt wieder auf rot
Takt
Taktdauer
Taktsignal
z0->z0
z0->z1
z1->z0
Signal: Taktflanke
Taktsignal: Die Steigende Taktflange eines Taktes
Frequenz: Der Kehrwert der Taktdauer
Taktdauer
Frequenz
z0->z0
z0->z1
z1->z0
Feste Länge
z0->z0
z0->z1
z1->z2
z2->z0
n-Bit-Register
n Dateneingänge
n Datenausgänge
Steuereingang, CLK oder Taktsignal
Die Zustände eines Schaltwerks sind von 0 beginnend, konsekutiv nummeriert und unär kodiert
Im Zustand i hat genau bit i den Wert 1, alle anderen Bit haben den Wert 0
z0+ := z0 AND NOT Knopf OR z2
z1+ := z0 AND Knopf
z2+ := z1
Farbe := z0 AND Knopf OR z1 OR z2
Nachfolgezustand
z0, z0+
z1, z1+
z2, z2+
zw, zw+
Übergangsschaltnetz für z0+ -> n-Bit-Register -> z0
Übergangsschaltnetz für z1+ -> n-Bit-Register -> z1
Übergangsschaltnetz für z2+ -> n-Bit-Register -> z2
Latch, FF
x NOR 0 = NOT x
x NOR 1 = 0
Q := R NOR Q'
Q' := S NOR Q
Setzzeit - Setup Time
Haltezeit - Hold time
Wirkintervall: Die Phase vor der steigenden Taktflanke wo das Signal fest sein muss
Kippintervall: Die Phase nach der steigenden Taktflanke wo das Signal sicher sein muss
R, S, Q, NOT Q
R, S, Q, Q'
R, S, CLK, Q, Q'
D, CLK, Q, Q'
ENABLE, D, CLk, Q, Q'
ro, ge, gr
Die Rot Phase mindestens 3 Sekunden
Gefolgt von einer Gelbhase von 2 Sekunden
Die Grünphasse mindestens 2 s, kann wenn warten verlängert werden
1.) Operationswerk
2.) Steuerwerks
1.) Operationswerk
1.) Statusvektor V
2.) Steuervektor S
3.) Eingabevektor X
4.) Ausgabevektor Y
2.) Steuerwerks
1.) Statusvektor V
2.) Steuervektor S
RTL-Notation - Register Transfer-Level
PC: Programm Counter
IR: Instruction Register
AR: Address Register
R2(7:0)
8 Bit Register
MSB - Most Significant Bit - 2^7 - das linke Bit
LSB - Least Significant Bit - 2^0 - das rechte Bit
M: Speicher
IR <- M [PC], PC <- PC + 1
1.) RTL-Notation
1.) Logisch
AND
OR
XOR
NOT
2.) Arithmetisch
Addition +
Inkrement ++
Subtraktion -
Dekrement --
Komplement, Invers
3.) Verschieben und Konkatenation
Schiebe um n Bit nach links >>
Schiebe um n Bit nach rechts <<
Rotiere um n Bit nach links: Geschweifter Pfeil nach Links n
Rotiere um n Bit nach Rechts: Geschweifter Pfeil nach Rechts n
Verbinde zwei Vektoren zu einem grössen Vektor: ||Code: Alles auswählen
i/o durch Schrägstrich getrennt
i/o durch Schrägstrich getrennt
i/o durch Schrägstrich getrennt
i/o durch Schrägstrich getrennt
i/o durch Schrägstrich getrennt
Knopf nicht gedrückt Ampel rot
Knopf gedrückt Ampel rot
Ampel Rot
Ampel Grün
Knopf nicht gedrückt Ampel rot
Knopf gedrückt Ampel rot
Ampel Rot
Ampel Grün
Knopf nicht gedrückt Ampel Rot
Knopf Gedrückt Ampel Rot
Ampel Rot
Ampel Grün
Knopf nicht gedrückt Ampel Rot
Knopf gedrückt Ampel Rot
Ampel Rot
Ampel Grün
Knopf nicht gedrückt Ampel Rot
Knopf Gedrückt Ampel Rot
Ampel Rot
Ampel Grün
Knopf nicht gedrückt Ampel rot
Knopf gedrückt ampel rot
Ampel rot
Ampel Grün
Die Menge der
Zustände
Eingaben und
Ausgaben
sind endlich
Die Menge der
Zustände
Eingaben und
Ausgaben
sind endlich
Die Menge der
Zustände
Eingaben
Ausgaben
sind endlich
Zustand Eingabe Ausgabe Folgezustand Code Folgezustand
Zustand Eingabe Ausgabe Folgezustand Code Folgezustand
Zustand Eingabe Ausgabe Folgezustand Code Folgezustand
