Code: Alles auswählen
Schaltnetze
Schaltwerke
Komplexe Schaltwerke
Aufbau und Funktionsweise eines Computers
Schaltnetze
Boolesche Algebra
Definition der Booleschen Algebra
Schaltalgebra ein Modell der Booleschen Algebra
Schaltfunktion
Definition
Darstellung
Minimierung
Analyse von Schaltnetzen
Synthese von schaltnetzen
Codierglieder
Schaltnetzentwurf für den 8421-BCD-Zu Sieben Segment Umsetzung
Schaltnetzentwurf für einen Addresskodierer
Addierer
Halbaddierer
Volladdierer
Paralleladdierer
Multiplexer
Komperatoren
ALU
Zahlendarstellung und Zweierkomplement
Addierer/Subtrahierer
Programmierbare Logik Bausteine
ROM: - kein PLD - Kein Funktion - sondern - Wort und Bitorientiert: Aber, entspricht: Fest Verdrahtet UND: Programmierbare ODER
PROM
EPROM
EEPROM
PLA: UND und ODER Programmierbar, Funktionsbausein
PAL: ODER Struktur fest verdrahtet
GAL
Schaltwerke
Implementierung von Schaltwerken
Modelle für Schaltwerke ???
Synthese von Schaltwerken
Analyse von Schaltwerken
Speicherglieder
Aufbau und Funktionsweise eines ocmputers
Transformation Mealy und Moore
...?
Komplexe Schaltwerke
Entwurf von Schaltwerken
Aufbau komplexer Schalwerke
RTL-Notation
ASM-Diagramme
Zustandsboxen
Entscheidungsboxen
Bedingte Ausgangsboxen
ASM-Block
Aufbau des Steuerwerks
Konstruktionsregeln für Operationswerk
Computer???
Beispiel Einsen Zähler
Lösung mit Komplexen Moore Schaltwerk
Lösung mit komplexen Mealy Schaltwerk
Aufbau des Operationswerk??
Mealy Steuerwerk als konventionelles Schaltwerk
Mealy Steuerwerk mit HotOne Kodierung
Moore Steuerwerk mit HotOne Kodierung
Moore Steuerwerk als konventielles Schaltwerk
Mit Programmierbaren Logikbausten
Aufbau und Funktionsweise eines Computers
Erweiterung komplexer Schaltwerk
Interne und Externe Busse
Interrupts
??
Leitwerk
Daten und Addressregister
Datenpfade
Schiebemultiplexer
Statusflags
Aufbau des Operationswerk
Mikropgrammiert
Hier muss nachgelernt werden, mit Schreiben, dies Mal auf Papier
schaltnetze sind elektrische Schaltungen, die Spannungen als logische Variablen 0 und 1 intepretieren
Boolesche Algebra/Schaltalgebra
Eingangsvektor, Ausgangsvektor
Eingangsvariable, Ausgangsvariable
Schaltfunktion, Vektorfunktion
Eingangsvariablen x0, x1, ..., xn
Eingangsvektor
Schaltnetz
Ausgangsvektor
Schaltfunktion f:{0,1}^n -> {0,1}^m
Schaltnetz: DIN44300/93
Gesetze
wedge, vee
Gesetze
Kommutativ
Assoziativ
Distributiv
Absorbition
Neutrales Element
Inverses Element
De Morgan
Dualität
Gesetze
AND - Konjunktion
OR - Disjunktiio
Antivalenz - XOR
Äquivalenz
Komplement
Implikation
Indikation
Null
Eins
Transfer
Negation
Schaltalgebra ist boolesche Algebra über der Menge 0,1
Schaltalgebra ist Boolesche Algebra über der Menge B={0,1}
Schaltalgebra ein Modell der Booleschen Algebra
Boolesche Algebra hat Algebraische Struktur
Schaltalgerba
Menge B={0,1}
wedge, vee
Es gelten die Gesetze der Booleschen Algebra
Schaltzeichen
Schaltplan
Schaltfunktion
Verknüpfung
KV-Diagramm
Binäres Entscheidungsdiagramm
Wahrheitstabelle
Schaltfunktion: DIN44300/87
Kodierer: Ordnen dem Zeichen eines Zeichenvorrats das Zeichen eines anderen Zeichenvorrats zu
Dekodierer: Sind Kodierer - mit mehreren und Ausgängen bei denen für jede Kombination von Eingangssignalen immer nur je ein Ausgang ein Signal abgibt
Kodierer: DIN44300/118
Dekodierer: DIN44300/121
Volladdierer
S = A XOR B XOR C
U = (A AND B) OR (A OR B) AND C
Wortleitung
Addressleitung
Zeilenleitung
Spaltenleitung
Addresskodierer
X-Dekoder, Y-Dekoder
PLHS18P8
Zustände
Ein Schaltwerk arbeitet mit Schritten
Eine Ampel zeigt normalerweise auf Rot. Drückt man den Knopf geht sie auf grün, verbleibt dort für 3s und wechselt wieder auf rot
Signal
Signal: Farbe 0, Rot, 1 Grün
Eingabe: Signal Knopf
Eingabe: Signal Taktsignal
Takt
Taktsignal
Taktdauer
Taktsignal: Steigende Taktflanke nach Takt mit Taktdauer
Frequenz: Kehrwert der Taktdauer
Eingabe: i
Ausgabe: o
Mealy Automat i/o
* steht für beliebige Eingabe
(z0) -> (z0)
(z0) -> (z1)
(z1) -> (z2)
(z2) -> (z0)
Mit Fester Taktdauer
(z0) -> (z0)
(z0) -> (z1)
(z1) -> (z2)
(z2) -> (z3)
(z3) -> (z0)
Knopf nicht gedrückt Ampel rot
Knopf gedrückt Ampel rot
Ampel rot
Ampel grün
z0+ := z0 AND NOT Knopf OR z2
z1+ := z0 AND Knopf
Z2+ := z1
Farbe := z0 AND Knopf OR z1 OR z2
n-Bit-Register
z0, z0+
z1, z1+
z2, z2+
zw, zw+
Anfangszustand Eingabe Ausgabe Folgezustand Codefolgezustand
z0+ z1+ z2+
z0+ -> 3-Bit-Register -> z0
z1+ -> 3-Bit-Register -> z1
z2+ -> 3-Bit-Register -> z2
Die Rotphase von 2 s
Gefolgt von einer Gelbphase von 1s
Die Grünphase mindestens 2s
kann wenn warten auf 5s verlängert werden
Register:
- n Dateneingänge
- n Datenausgänge
- Steuereingang, Clock (CLK), oder Taktsignal
X NOR 0 = X
X NOR 1 = 0
R - Reset
S - Set
Q := R NOR Q'
Q' := S NOR Q
R, S, Q, Q'
R, S, Q, NOT Q
D, C, Q, NOT Q
D, CLK, Q, NOT Q
D, ENABLE, CLK, Q, NOT Q
Setzzeit: Setup Time: Ist die zeit in der das Dateneingangsignal vor der steigeneden Taktflanke stabil sein muss
Haltezeit: Hold Time: Danach
Wirkintervall: Setzzeit + Haltezeit
Kippintervall: Das intervall, an dem das Datenausgangssignal frühestens den gewünschten Wert annimmt
Operationswerk
Steuerwerk
Statusvektor
Steuervektor
Eingabvektor X
Ausgabevektor Y
Statusvektor: V
Steuervektor: S
Operationswerk
Statusvektor V
Steuervektor S
Eingabvektor X
Ausgabevektor X
Statusvektor
Statusvektor V
Steuervektor S
RTL-Notation
AR: Address Register
PC: Programm Counter
IR: Instruction Register
M: Memory Speicher
R: Allzweckregister
R2(7:0)
MSB: Most Significant Bit - 2^7 - das linke Bit
LSB: Least Significant Bit - 2^0 - das rechte Bit
Little-Endian: Falsch Rum
Big-Endian: Richtig rum
IR <- M [PC], PC <- PC + 1
RTL-Notation: Register Transfer Level
ASM-Diagramme: Algorithmic State Machine Chart
RTL-Notation
Logisch
AND
OR
XOR
NOT
Mathematisch
Inkrement ++
Dekrement --
Addiere +
Subtrahiere -
Komplement
Verknüpfung, Bitweise, Schieben
Schiebe um n bit nach links << n
Schiebe um n bit nach rechts >> n
Rotiere um n bit nach links: Geschweifter Pfeil nach links n
Rotiere um n bit nach rechts: Geschweifter Pfeil nach rechts n
Verknüpfung Konkatenation ||
Zustand Za
Zustand Zb
??
Kante ist mit i/o markiert
Kante führt von Zustand Za nach Zustand Zb
Kante die mit i/o markiert ist führt von Zustand Za nach Zustand Zb
bei der Transformation eines Mealy Automaten in einen Moore Automaten kann es zur Aufspaltung eines Knoten Zbo in mehrere Knoten
Zbo1
Zbo2
Zbo3
kommen
i o
i/o
Za, Zb
Zbo,
Zbo1, Zbo2, Zbo3
o1, o2, o3
0 ... n - 1
Z1, Z2, Z3
Auf der linken Seite der Zuweisung steht eine Variable
Auf der rechten Seite ein Ausdruck
Die Variablen auf der linken Seite der Zuweisung entsprechen einem Register
Die ausdrücke auf der rechten einem Funktionsschaltnetz
Konstantne fest verdrahtet
Registerblock: Mehrere Register, davor Multiplexer
Wenn einer Variablen, einem Register, mehr als ein Ausdruck zugewiesen wird, muss vor die Eingänge des Register ein Multiplexer geschaltet werden
Rechenwerk: Universelles Operationswerk
Leitwerk: Umschaltbares Steuerwerk
Load/!Count Zähler
Steuerwortspeicher, controll memory
John V. Atanasow und Clifford Berry
John von Neuman
Alan Turing
Charles Babbages
Conrad Zuse
Leitwerk
Ablaufsteuerk
Befehl holen
Befehl ausführen
Rechenwerk
Programmzähler PC
Befehlszähler: IR
Stackpointer
Universalregister
Speicher
Datum Befehl Datum Befehl Datum Befehl
E/A
1.) RESET
Programmzähler initialisieren PC <- xxxx
2.) Befehlszyklus
Solange Betriebsspannung vorhanden
Hole Opcode
IR <- M [PC]
Hole Operandenregsiter
Operandenregister <- M [PC++]
Führe Operation aus
Verknüpfung
ADD, SUB, ... Arithmatisch logsich
Transfer
Speicher <-> Register
Sprung
PC <- Addresse
Jetzt Mathematik
Graphen
