Code: Alles auswählen
MUX4
MUX3
MUX2
MUX1
MUX4: (Lesedaten, Datenspeicher), ALU, Registersatz
MUX3: Addierer1, Addierer2, (PC (t), Befehlszähler)
MUX2: Registersatz, Vorzeichenerweiterungseinheit, ALU
MUX1: (Befehlswort, 20:16), (Befehlswort, 15:11), (Schreiberegister, Registersatz)
MUX4: Eingang: ALU, (Lesedaten, Datenspeicher), Ausgang: (Schreibedaten, Registersatz)
MUX3: Eingang: Addierer1, Addierer2, (PC (t), Befehlszähler)
MUX2: Eingang: Registersatz, Vorzeichenerweiterungseinheit, Ausgang: ALU
MUX1: Eingang: (Befehlswort, 20:16), (Befehlswort, 15:), (Schreibedaten, Registersatz)
Code: Alles auswählen
So, weit, weiss ich das auswendig, und jetzt muss ich das aufschreiben, wo ich es nicht wörtlich weiss, das sind kleinere dinge, aber die sitzen nicht wortwörtlich
Vollassoziativ
Direkt abgebildet
n wege Satzassoziativ
Speicherhierarchie
Register
Level-1-Cache
Level-2-Cache
RAM
Festplatte
CDROM-Laufwerk
Harvard: Getrennter: Daten und Programmspeicher
Von-Neumann: Gemeinsam
Harvard-System
Programmspeicher <-> CPU
Addressbus
Datenbus
Datenspeicher <-> CPU
Addressbus
Datenbus
Gemeinsam
Steuerbus
Von-Neumann
Gemeinsam
Addressbus
Datenbus
Steuerbus
DRAM
SRAM
Festwertspeicher
Memory Mapped IO
Direct Memory Access
IO-Controller, PIO - wortwahl (!)
Speicherorganisation
Speicherverwaltung
Zugriffe auf den Speicher
MOSFET - Metal Oxid Field Effect Transistor
Source
Drain
Gate
Bulk
n-Kanal-MOS-FET
p-Kanal-MOS-FET
selbstsperrenden
selbstleitenden
U_GS: Spannung zwischen Source und Gate
U_DS: Spannung zwischen Drain und Source
I_DS
R_DS
U_th: Schwellspannung
Selbstsperrend: ist U_GS < U_th, dann sperrt der Transistor
1.) Zeitliche Lokalität: Temporale
2.) Örtliche: Spatiale
Ortsaddressiert
Inhaltsaddressiert
Inhaltsaddressiert: Assoziativ Speicher - CAM: Content Addressable Memory
Ortsaddressiert: RAM/ROM
Cache-Fehlzugriff: T
Cache-Treffer: H
Fehlzugriffsrate: Miss Rate
Treffer Rate: Hit Rate
Block:
Zeile:
Satz:
Zeile: Das ist das Datum, also das Software technische Flüchtige, was in einen Block passt
Block: Das ist die tatsächliche physische aneinanderreihung von Registern, in denen die Zeile passt
Satz: Mehrere Blöcke zu einem Satz zusammengefasst
Cache: Viele Sätze
Vollassoziativ: Ein Satz, mit vielen Blöcken
Direkt Abgebildet: Ein Cache, mit vielen Sätzen und pro Satz ein Block
n-wege Satzassoziativ: Ein Cache mit vielen Sätzen in denen viele Blöcke sindCode: Alles auswählen
Vollassoziativ
Direkt abgebildet
n wege Satzassoziativ
Speicherhierarchie
Register
Level-1-Cache
Level-2-Cache
RAM
Festplatte
CDROM-Laufwerk
Harvard: Getrennter: Daten und Programmspeicher
Von-Neumann: Gemeinsam
Harvard-System
Programmspeicher <-> CPU
Addressbus
Datenbus
Datenspeicher <-> CPU
Addressbus
Datenbus
Gemeinsam
Steuerbus
Von-Neumann
Gemeinsam
Addressbus
Datenbus
Steuerbus
DRAM
SRAM
Festwertspeicher
Memory Mapped IO
Direct Memory Access
IO-Controller, PIO - wortwahl (!)
Speicherorganisation
Speicherverwaltung
Zugriffe auf den Speicher
MOSFET - Metal Oxid Field Effect Transistor
Source
Drain
Gate
Bulk
n-Kanal-MOS-FET
p-Kanal-MOS-FET
selbstsperrenden
selbstleitenden
U_GS: Spannung zwischen Source und Gate
U_DS: Spannung zwischen Drain und Source
I_DS
R_DS
U_th: Schwellspannung
Selbstsperrend: ist U_GS < U_th, dann sperrt der Transistor
1.) Zeitliche Lokalität: Temporale
2.) Örtliche: Spatiale
Ortsaddressiert
Inhaltsaddressiert
Inhaltsaddressiert: Assoziativ Speicher - CAM: Content Addressable Memory
Ortsaddressiert: RAM/ROM
Cache-Fehlzugriff: T
Cache-Treffer: H
Fehlzugriffsrate: Miss Rate
Treffer Rate: Hit Rate
Block:
Zeile:
Satz:
Zeile: Das ist das Datum, also das Software technische Flüchtige, was in einen Block passt
Block: Das ist die tatsächliche physische aneinanderreihung von Registern, in denen die Zeile passt
Satz: Mehrere Blöcke zu einem Satz zusammengefasst
Cache: Viele Sätze
Vollassoziativ: Ein Satz, mit vielen Blöcken
Direkt Abgebildet: Ein Cache, mit vielen Sätzen und pro Satz ein Block
n-wege Satzassoziativ: Ein Cache mit vielen Sätzen in denen viele Blöcke sind
++++ Vergessen habe ich
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Anbindung des Speichers und von ein- und Ausgabekomponenten
Virtuelle Speichervewaltung
Virtuelle Speicherverwaltung
Virtuelle speicherverwaltung
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Speicherorganistation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponentne
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Technolgische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicherorganisation
Hauptpeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicher-Organisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Speicher-Organisation
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash Speicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und AusgabekomponentenCode: Alles auswählen
Vollassoziativ
Direkt abgebildet
n wege Satzassoziativ
Speicherhierarchie
Register
Level-1-Cache
Level-2-Cache
RAM
Festplatte
CDROM-Laufwerk
Harvard: Getrennter: Daten und Programmspeicher
Von-Neumann: Gemeinsam
Harvard-System
Programmspeicher <-> CPU
Addressbus
Datenbus
Datenspeicher <-> CPU
Addressbus
Datenbus
Gemeinsam
Steuerbus
Von-Neumann
Gemeinsam
Addressbus
Datenbus
Steuerbus
DRAM
SRAM
Festwertspeicher
Memory Mapped IO
Direct Memory Access
IO-Controller, PIO - wortwahl (!)
Speicherorganisation
Speicherverwaltung
Zugriffe auf den Speicher
MOSFET - Metal Oxid Field Effect Transistor
Source
Drain
Gate
Bulk
n-Kanal-MOS-FET
p-Kanal-MOS-FET
selbstsperrenden
selbstleitenden
U_GS: Spannung zwischen Source und Gate
U_DS: Spannung zwischen Drain und Source
I_DS
R_DS
U_th: Schwellspannung
Selbstsperrend: ist U_GS < U_th, dann sperrt der Transistor
1.) Zeitliche Lokalität: Temporale
2.) Örtliche: Spatiale
Ortsaddressiert
Inhaltsaddressiert
Inhaltsaddressiert: Assoziativ Speicher - CAM: Content Addressable Memory
Ortsaddressiert: RAM/ROM
Cache-Fehlzugriff: T
Cache-Treffer: H
Fehlzugriffsrate: Miss Rate
Treffer Rate: Hit Rate
Block:
Zeile:
Satz:
Zeile: Das ist das Datum, also das Software technische Flüchtige, was in einen Block passt
Block: Das ist die tatsächliche physische aneinanderreihung von Registern, in denen die Zeile passt
Satz: Mehrere Blöcke zu einem Satz zusammengefasst
Cache: Viele Sätze
Vollassoziativ: Ein Satz, mit vielen Blöcken
Direkt Abgebildet: Ein Cache, mit vielen Sätzen und pro Satz ein Block
n-wege Satzassoziativ: Ein Cache mit vielen Sätzen in denen viele Blöcke sind
++++ Vergessen habe ich
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Anbindung des Speichers und von ein- und Ausgabekomponenten
Virtuelle Speichervewaltung
Virtuelle Speicherverwaltung
Virtuelle speicherverwaltung
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Speicherorganistation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponentne
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Technolgische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicherorganisation
Hauptpeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicher-Organisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Speicher-Organisation
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash Speicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begrifdsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefininition
Cache-Speicher
Vorraussetzung und Begriffsdefinition
Direkt abgebildeter Cache Speicher
n-Wege Satzassoziativer Cache Speicher
Vollasssoziativer Cache-SpeicherCode: Alles auswählen
Vollassoziativ
Direkt abgebildet
n wege Satzassoziativ
Speicherhierarchie
Register
Level-1-Cache
Level-2-Cache
RAM
Festplatte
CDROM-Laufwerk
Harvard: Getrennter: Daten und Programmspeicher
Von-Neumann: Gemeinsam
Harvard-System
Programmspeicher <-> CPU
Addressbus
Datenbus
Datenspeicher <-> CPU
Addressbus
Datenbus
Gemeinsam
Steuerbus
Von-Neumann
Gemeinsam
Addressbus
Datenbus
Steuerbus
DRAM
SRAM
Festwertspeicher
Memory Mapped IO
Direct Memory Access
IO-Controller, PIO - wortwahl (!)
Speicherorganisation
Speicherverwaltung
Zugriffe auf den Speicher
MOSFET - Metal Oxid Field Effect Transistor
Source
Drain
Gate
Bulk
n-Kanal-MOS-FET
p-Kanal-MOS-FET
selbstsperrenden
selbstleitenden
U_GS: Spannung zwischen Source und Gate
U_DS: Spannung zwischen Drain und Source
I_DS
R_DS
U_th: Schwellspannung
Selbstsperrend: ist U_GS < U_th, dann sperrt der Transistor
1.) Zeitliche Lokalität: Temporale
2.) Örtliche: Spatiale
Ortsaddressiert
Inhaltsaddressiert
Inhaltsaddressiert: Assoziativ Speicher - CAM: Content Addressable Memory
Ortsaddressiert: RAM/ROM
Cache-Fehlzugriff: T
Cache-Treffer: H
Fehlzugriffsrate: Miss Rate
Treffer Rate: Hit Rate
Block:
Zeile:
Satz:
Zeile: Das ist das Datum, also das Software technische Flüchtige, was in einen Block passt
Block: Das ist die tatsächliche physische aneinanderreihung von Registern, in denen die Zeile passt
Satz: Mehrere Blöcke zu einem Satz zusammengefasst
Cache: Viele Sätze
Vollassoziativ: Ein Satz, mit vielen Blöcken
Direkt Abgebildet: Ein Cache, mit vielen Sätzen und pro Satz ein Block
n-wege Satzassoziativ: Ein Cache mit vielen Sätzen in denen viele Blöcke sind
++++ Vergessen habe ich
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Anbindung des Speichers und von ein- und Ausgabekomponenten
Virtuelle Speichervewaltung
Virtuelle Speicherverwaltung
Virtuelle speicherverwaltung
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Speicherorganistation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponentne
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Technolgische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicherorganisation
Hauptpeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicher-Organisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Speicher-Organisation
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash Speicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begrifdsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefininition
Cache-Speicher
Vorraussetzung und Begriffsdefinition
Direkt abgebildeter Cache Speicher
n-Wege Satzassoziativer Cache Speicher
Vollasssoziativer Cache-Speicher
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
Annindung des Hauptspeicher und von Ein und Ausgebkomponten
DRAM-Speichercontroller
Memory Mapped I/O
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
Anbindung des Hauptspeicher und von Ein und Ausgabekomponente
DRAM-Speichercontroller
Memory Mapped I/O
Virtuele Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
Code: Alles auswählen
PIO/SIO - Vorsicht: paralleler ein und Ausgabebaustein, serieller Ein und Ausgabebaustein, programmierte ein und ausgabe
DMA
Memory Mapped I/O
Programmable Input/Output
Parallele und Ein und Ausgabe
Serielle ein und ausgabe
Programmierte ein und Ausgabe: Input Output
Memory Mapped I/O: Das heisst nicht, es liegt an einer Address im Arbeitsspeicher, aber die I/O wird ühber Addressen Angesprochen
DMA: Das heisst nicht, dass hier der Prozessor mit der E/A über Ports kommuniziert, sondern, dass die Hardware auf den RAM zugreift, während der Prozessor was anderes tut
Code: Alles auswählen
Vollassoziativ
Direkt abgebildet
n wege Satzassoziativ
Speicherhierarchie
Register
Level-1-Cache
Level-2-Cache
RAM
Festplatte
CDROM-Laufwerk
Harvard: Getrennter: Daten und Programmspeicher
Von-Neumann: Gemeinsam
Harvard-System
Programmspeicher <-> CPU
Addressbus
Datenbus
Datenspeicher <-> CPU
Addressbus
Datenbus
Gemeinsam
Steuerbus
Von-Neumann
Gemeinsam
Addressbus
Datenbus
Steuerbus
DRAM
SRAM
Festwertspeicher
Memory Mapped IO
Direct Memory Access
IO-Controller, PIO - wortwahl (!)
Speicherorganisation
Speicherverwaltung
Zugriffe auf den Speicher
MOSFET - Metal Oxid Field Effect Transistor
Source
Drain
Gate
Bulk
n-Kanal-MOS-FET
p-Kanal-MOS-FET
selbstsperrenden
selbstleitenden
U_GS: Spannung zwischen Source und Gate
U_DS: Spannung zwischen Drain und Source
I_DS
R_DS
U_th: Schwellspannung
Selbstsperrend: ist U_GS < U_th, dann sperrt der Transistor
1.) Zeitliche Lokalität: Temporale
2.) Örtliche: Spatiale
Ortsaddressiert
Inhaltsaddressiert
Inhaltsaddressiert: Assoziativ Speicher - CAM: Content Addressable Memory
Ortsaddressiert: RAM/ROM
Cache-Fehlzugriff: T
Cache-Treffer: H
Fehlzugriffsrate: Miss Rate
Treffer Rate: Hit Rate
Block:
Zeile:
Satz:
Zeile: Das ist das Datum, also das Software technische Flüchtige, was in einen Block passt
Block: Das ist die tatsächliche physische aneinanderreihung von Registern, in denen die Zeile passt
Satz: Mehrere Blöcke zu einem Satz zusammengefasst
Cache: Viele Sätze
Vollassoziativ: Ein Satz, mit vielen Blöcken
Direkt Abgebildet: Ein Cache, mit vielen Sätzen und pro Satz ein Block
n-wege Satzassoziativ: Ein Cache mit vielen Sätzen in denen viele Blöcke sind
++++ Vergessen habe ich
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Anbindung des Speichers und von ein- und Ausgabekomponenten
Virtuelle Speichervewaltung
Virtuelle Speicherverwaltung
Virtuelle speicherverwaltung
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Speicherorganistation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponentne
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Technolgische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicherorganisation
Hauptpeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicher-Organisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Speicher-Organisation
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash Speicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begrifdsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefininition
Cache-Speicher
Vorraussetzung und Begriffsdefinition
Direkt abgebildeter Cache Speicher
n-Wege Satzassoziativer Cache Speicher
Vollasssoziativer Cache-Speicher
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
Annindung des Hauptspeicher und von Ein und Ausgebkomponten
DRAM-Speichercontroller
Memory Mapped I/O
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
Anbindung des Hauptspeicher und von Ein und Ausgabekomponente
DRAM-Speichercontroller
Memory Mapped I/O
Virtuele Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
Memory Mapped I/O
Memory Mapped I/O
Memory Mapped I/O
Memory Mapped I/O
Memory Mapped I/O
Vajda:
PIO/SIO - Vorsicht: paralleler ein und Ausgabebaustein, serieller Ein und Ausgabebaustein, programmierte ein und ausgabe
DMA
Memory Mapped I/O
Programmable Input/Output
Parallele und Ein und Ausgabe
Serielle ein und ausgabe
Programmierte ein und Ausgabe: Input Output
Memory Mapped I/O: Das heisst nicht, es liegt an einer Address im Arbeitsspeicher, aber die I/O wird ühber Addressen Angesprochen
DMA: Das heisst nicht, dass hier der Prozessor mit der E/A über Ports kommuniziert, sondern, dass die Hardware auf den RAM zugreift, während der Prozessor was anderes tut
Code: Alles auswählen
PIO/SIO - Vorsicht: paralleler ein und Ausgabebaustein, serieller Ein und Ausgabebaustein, programmierte ein und ausgabe
DMA
Memory Mapped I/O
Programmable Input/Output
Parallele und Ein und Ausgabe
Serielle ein und ausgabe
Programmierte ein und Ausgabe: Input Output
Memory Mapped I/O: Das heisst nicht, es liegt an einer Address im Arbeitsspeicher, aber die I/O wird ühber Addressen Angesprochen
DMA: Das heisst nicht, dass hier der Prozessor mit der E/A über Ports kommuniziert, sondern, dass die Hardware auf den RAM zugreift, während der Prozessor was anderes tut
DRAM-Speichercontroller ist noch mal was anderes: Ein Controller ist nötig um den DRAM zu füllen.Code: Alles auswählen
Vollassoziativ
Direkt abgebildet
n wege Satzassoziativ
Speicherhierarchie
Register
Level-1-Cache
Level-2-Cache
RAM
Festplatte
CDROM-Laufwerk
Harvard: Getrennter: Daten und Programmspeicher
Von-Neumann: Gemeinsam
Harvard-System
Programmspeicher <-> CPU
Addressbus
Datenbus
Datenspeicher <-> CPU
Addressbus
Datenbus
Gemeinsam
Steuerbus
Von-Neumann
Gemeinsam
Addressbus
Datenbus
Steuerbus
DRAM
SRAM
Festwertspeicher
Memory Mapped IO
Direct Memory Access
IO-Controller, PIO - wortwahl (!)
Speicherorganisation
Speicherverwaltung
Zugriffe auf den Speicher
MOSFET - Metal Oxid Field Effect Transistor
Source
Drain
Gate
Bulk
n-Kanal-MOS-FET
p-Kanal-MOS-FET
selbstsperrenden
selbstleitenden
U_GS: Spannung zwischen Source und Gate
U_DS: Spannung zwischen Drain und Source
I_DS
R_DS
U_th: Schwellspannung
Selbstsperrend: ist U_GS < U_th, dann sperrt der Transistor
1.) Zeitliche Lokalität: Temporale
2.) Örtliche: Spatiale
Ortsaddressiert
Inhaltsaddressiert
Inhaltsaddressiert: Assoziativ Speicher - CAM: Content Addressable Memory
Ortsaddressiert: RAM/ROM
Cache-Fehlzugriff: T
Cache-Treffer: H
Fehlzugriffsrate: Miss Rate
Treffer Rate: Hit Rate
Block:
Zeile:
Satz:
Zeile: Das ist das Datum, also das Software technische Flüchtige, was in einen Block passt
Block: Das ist die tatsächliche physische aneinanderreihung von Registern, in denen die Zeile passt
Satz: Mehrere Blöcke zu einem Satz zusammengefasst
Cache: Viele Sätze
Vollassoziativ: Ein Satz, mit vielen Blöcken
Direkt Abgebildet: Ein Cache, mit vielen Sätzen und pro Satz ein Block
n-wege Satzassoziativ: Ein Cache mit vielen Sätzen in denen viele Blöcke sind
++++ Vergessen habe ich
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Speicherorganisation
Speicherorganisation
Speicherorganisation
Hauptspeicher
Cache-Speicher
Hauptspeicher
Cache-Speicher
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Virtuelle Speicherverwaltung
Anbindung des Speichers und von ein- und Ausgabekomponenten
Virtuelle Speichervewaltung
Virtuelle Speicherverwaltung
Virtuelle speicherverwaltung
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Anbindung des Hauptspeichers und von Ein- und Ausgabekomponenten
Speicherorganistation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponentne
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Hauptspeicher
Technolgische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
SRAM
DRAM
Flash-Speicher
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicherorganisation
Hauptpeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von ein und Ausgabekomponenten
Speicherorganisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash-Speicher
Speicher-Organisation
Hauptspeicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Speicher-Organisation
Hauptspeicher
Technologische Grundlagen
SRAM
DRAM
Flash Speicher
Cache-Speicher
Virtuelle Speicherverwaltung
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begrifdsdefinition
Vorraussetzung und Begriffsdefinition
Vorraussetzung und Begriffsdefininition
Cache-Speicher
Vorraussetzung und Begriffsdefinition
Direkt abgebildeter Cache Speicher
n-Wege Satzassoziativer Cache Speicher
Vollasssoziativer Cache-Speicher
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
Annindung des Hauptspeicher und von Ein und Ausgebkomponten
DRAM-Speichercontroller
Memory Mapped I/O
Anbindung des Hauptspeicher und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
Anbindung des Hauptspeicher und von Ein und Ausgabekomponente
DRAM-Speichercontroller
Memory Mapped I/O
Virtuele Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Virtuelle Speicherverwaltung
Segmentierung
Seitenwechselverfahren
Anbindung des Hauptspeichers und von Ein und Ausgabekomponenten
DRAM-Speichercontroller
Memory Mapped I/O
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
DRAM-Speichercontroller
Memory Mapped I/O
Memory Mapped I/O
Memory Mapped I/O
Memory Mapped I/O
Memory Mapped I/O
Vajda:
PIO/SIO - Vorsicht: paralleler ein und Ausgabebaustein, serieller Ein und Ausgabebaustein, programmierte ein und ausgabe
DMA
Memory Mapped I/O
Programmable Input/Output
Parallele und Ein und Ausgabe
Serielle ein und ausgabe
Programmierte ein und Ausgabe: Input Output
Memory Mapped I/O: Das heisst nicht, es liegt an einer Address im Arbeitsspeicher, aber die I/O wird ühber Addressen Angesprochen
DMA: Das heisst nicht, dass hier der Prozessor mit der E/A über Ports kommuniziert, sondern, dass die Hardware auf den RAM zugreift, während der Prozessor was anderes tut
DRAM-Speichercontroller ist noch mal was anderes: Ein Controller ist nötig um den DRAM zu füllen.
Jetzt anders herum:
1.) Cache
2.) Virtueller Speicher
3.) Hauptspeicher
4.) Ein und Ausgabekomponenten
1.) Cache
2.) Virtueller Speicher
3.) Hauptspeicher
4.) Ein und Ausgabekomponenten
1.) Cache
2.) Virtueller Speicher
3.) Hauptspeicher
4.) Ein und Ausgabekomponenen